Perancangan dan Analisis Gerbang Logika Dasar dengan Menggunakan SIMULINK pada MATLAB

Fadilah¹, Sofiah², M. Hafiz Haikal³, Eko Ariyanto⁴

^{1,2,3}Program Studi Teknik Elektro, Fakultas Teknik, Universitas Muhammadiyah Palembang ⁴Program Studi Teknik Kimia, Fakultas Teknik, Universitas Muhammadiyah Palembang diilaahfaa@gmail.com¹, sofikeran@gmail.com², hafizhaikalmuhammad06@gmail.com³, eko_ariyanto@umpalembang.ac.id⁴

Received 08 November 2024 | Revised 09 Januari 2025 | Accepted 20 Februari 2025

ABSTRAK

Teknologi digital menjadi dasar bagi berbagai teknologi modern yang inamis dan terus berkembang. Secara fundamental, rekayasa digital mencakup beberapa konsep penting, termasuk gerbang logika, flip-flop, system bilangan, dan aritmatika biner. Aplikasi rekayasa digital sangat luas. Gerbang logika dasar seperti AND, OR, NOT, NAND, NOR, XOR, dan XNOR memiliki peran yang sangat fundamental dalam desain system digital. Penelitian ini bertujuan untuk meningkatkan pemahaman, efisiensi, dan kinerja system digital melalui pemodelan dan analisis menggunakan Simulink. Simulink digunakan untuk merancang model representatif dari gerbang logika dasar. Dengan melakukan simulasi untuk memvalidasi operasi dan respons gerbang logika, analisis dapat dilakukan untuk mengukur waktu respons, stabilitas, dan toleransi terhadap gangguan. Dengan mengombinasikan pendekatan pemodelan menggunakan Simulink dengan analisis kinerja, penelitian ini diharapkan dapat memberikan kontribusi yang signifikan dalam pengembangan sistem digital yang lebih canggih dan andal di masa depan.

Kata kunci: Gerbang Logika Dasar, Simulink (MATLAB), Teknik Digital

Digital technology serves as the foundation for various modern technologies that are dynamic and continuously evolving. Fundamentally, digital engineering encompasses several essential concepts, including logic gates, flip-flops, number systems, and binary arithmetic. The applications of digital engineering are vast. Basic logic gates such as AND, OR, NOT, NAND, NOR, XOR, and XNOR play a highly fundamental role in digital system design. This research aims to enhance the understanding, efficiency, and performance of digital systems through modeling and analysis using Simulink. Simulink is employed to design representative models of basic logic gates. By conducting simulations to validate the operation and response of logic gates, analysis can be performed to measure response time, stability, and tolerance to disturbances. By combining the Simulink modeling approach with performance analysis, this research is expected to make a significant contribution to the development of more advanced and reliable digital systems in the future.

Keywords: Basic Logic Gates, Simulink (MATLAB), Digital Engineering

I. PENDAHULUAN

Teknik Digital merupakan cabang ilmu Teknik yang berfokus pada desain, analisis dan implementasi sistem yang menggunakan sinyal, digital untuk memproses informasi. Teknik ini mencakup berbagai bidang seperti elektronik, komunikasi dan computer. System digital menggunakan dua level tegangan yang dipresentasikan dalam informasi biner (1 dan 0), yang menjadi dasar operasi perangkat digital. Perkembangan teknik digital dapat ditelusuri dimulai dari awal abad 20 dengan peneluan transistor oleh John Bardeen, Walter Brattain, William Shockley pada tahu 1947. Pada prinsipnya Teknik digital meliputi beberapa konsep penting yaitu gerbang logika, Flip-Flop, Sistem Bilangan dan Aritmatika Biner. Dalam mengaplikasikannya Teknik Digital memiliki aplikasi yang luas seperti contoh dalam bidang telekomunikasi sebagai pengolah sinyal digital untuk transmisi data melali jaringan, dalam bidang Otomasi Industri sebagai sistemKontrol Digital untuk produksi dan manufaktur. Dan lain sebagainya. Teknik digital merupakan salah satu bidang yang sangat dinamis dan terus berkemban, dan mempengaruhi hampir setiap aspek kehidupan modern. Sehingga Teknik digital menjadi peran penting dalam inovasi dan pngembangan teknologi baru.

Gerbang logika merupakan dasar pembentukan system digital yang terdiri atas dua atau lebih masukan berupa tegangan tinggi (*High*) dan rendah (*Low*) yang dioperasikan dengan bilangan biner (alhibarsyah & Sari, 2023). MATLAB adalah platform pemrograman yang menggunakan bahasa berbasis matriks sehingga umumnya digunakan untuk menganalisis data, membuat algortima, serta menciptakan pemodelan dan aplikasi. Apilikasi ini juga sering dimanfaatkan untuk mengembangkan *deep learning, machine, learning* dan hal-hal terkait lainnya (Firmansyah, Gelen, Nugroho & Ariwibowo, 2022). Simulink Matlab telah digunakan secara luas dalam berbagai bidang Teknik untuk pemodelan dan simulasi. Namun, penelitiam khusus mengenai penggunaannya untuk gerbang logika dasar masih terbatas. Maka dalam penelitiam ini Penulis menggunakan Simulink MATLAB sebagai alat pemodelan dan simulasi untuk meningkatkan pemahaman melalui visualisasi dan simulasi interaktif (Dalimunthe, Affandi, & Dodi Suryanto, 2021).

II. METODE PENELITIAN

Metode penelitian yang digunakan untuk perancangan dan Analisa Gerbang Logika Dasar dengan menggunakan Simulnk pada Matlab, digunakan adalah dengan metode simulasi menggunakan Simulink pada MATLAB. Penerapan metode ini dengan melihat paramete-parameter pada gerbang logika dasar yang terdapat pada tabel kebenaran.

Adapun Langkah-langkah dalam penelitian ini mengikuti urutan yang ditunjukkan dalam Gambar 1 di bawah ini.



Gambar 1. Diagram Alir Penelitian

A. Tabel Kebenaran

Tabel Kebenaran (*truth table*) merupakan tabel yang menunjukkan pengaruh pemberian level logika pada input suatu rangkaian logika terhadap keadaan level logika outputnya (Muchlas, 2020).

B. Gerbang Logika Dasar

Sistem digital disusun oleh tiga gerbang logika dasar yaitu gerbang AND, OR dan NOT, sedangkan 4 gerbang logika lainnya dapat dibangun dari gerbang-gerbang dasar ini, yaitu gerbang NAND, NOR, dan XOR (Salahuddin & Fadhli, 2022). Gerbang logika beroperasi berdasarkan logika biner yang diimplementasikan ke dalam blok fundamental dalam desain rangkaian digital. Gerbang logika bekerja berdasarkan prinsip logika Boolean yang memproses satu atau lebih input sinyal biner untuk menghasilkan satu output biner (Karris, 2007). Tabel 1 dibawah menunjukkan simbol dan tabel kebenaran Gerbang logika.

No	Nama Gerbang	Simbol Gerbang	Fungsi Boolean	Tabel Kebenaran		
				Input	Output	
		A		A B	F	
1.	AND		F = A, B	0 0	0	
				0 1	0	
				1 0	0	
				<u> </u>	1	
				Input	Output	
		A \		A B	F	
2.	OR)) – F	F = A + B	0 0	0	
		_ / /		0 1	l	
		° — /		I 0	1	
				<u> </u>	1	
			$\mathrm{B}=\overline{\mathrm{A}}$	Input	Output	
	NOT	A				
3.		F		<u> </u>	0	
				0	1	
		8				
				Input	Output	
				A B	F	
4	VOP	^ \ _	$\mathbf{E} = \mathbf{A} \oplus \mathbf{P}$	0 0	0	
4	AUK		$\mathbf{F} = \mathbf{A} \bigoplus \mathbf{B}$	0 1	1	
				1 0	1	
				1 1	0	

Tabel 1. Simbol dan Tabel Kebenaran Gerbang Logika

C. Simulink/MATLAB

Sebagai sebuah system Matlab tersusun dalam 5 bagian (Parinduri & Hutagalung, 2018). Simulink merupakan *Visual Interface* yang di desain untuk membangun model system menjadi *Intuitive*. Untuk menyelesaikan persamaan secara numerik dapat dibangun dengan menggunakan *graphical interface*. Model pada Simulink berisi Blok Sinyal dan *annotation* (Peasley 2018). Gambar dibawah menunjukan tampilan awal Simulink. Selanjutnya untuk membangun gerbang logika pada Simulink dapat di pilih *Create Model* untuk membuka halaman baru seperti yang ditunjukkan pada gambar 2.

🎦 Simulink Start Page					-		×
SIMULINK	New	Examples	Learn				
Copen Recent Copensist	Search My Templates Simulink					uli 🗸	Q re
Projects R From Source Control V Learn S Simulink Onramp	Create Me	odel	lank Subsystem	Blank Library			ļ
More	Blank Project	• <u>/</u>	older to Project	Project from Git			
Station Simulat							Ŧ

Gambar 2. Tampilam Home Simulink pada MATLAB

	SIMULATION	DEBUG	MODE	JNG	FO	TAMIS	APP	s								65	୍ଟ 🔍 ଅନୁ	• ? •	•
Ne	W Bave →	Library Browser	Log Signals	A Vi	idd ewer	Signal Table	•	Stop Time 10. Normal	•	Step Back 👻	Run	Step Forward	(III) Stop	Data Inspector	Logic Analyzer	Simulation Manager		•	
b.	Library Browner	LIDRARY		® ×	CEPARE C	ab de unti	tled1	-		SIMULAI	t				REVIE	W RESULTS			-
SWC	Contrary bromper					and a state of a	0001												
B	Enter search term		<u> </u>		۲	untitled i													-
łode	Library Search	n Results			1														-
-	 Simulink 				:96														
	Commonly	Used Blocks		11															
	 Continuous 			- 11	=														
	 Dashboard Discontinuit 	lar.		- 11	_														
	 Discrete 	<i></i>		- 11	쵠														
	Logic and B	It Operations		- 11	64														
	Lookup Tab	lles		- 11															
	 Math Opera Matrix Opera 	bons		- 11															
	 Messages 8 	Events																	
	Model Verif	ication																	
	Model-Wide	Utilities																	
	Ports & Sut Classed Attri	systems																	
	 Signal Rout 	ina																	
	Sinks	-																	
	Sources																		
	String	d Exections																	
	Additional I	4ath & Discrete																	
	Quick Inser	t																	
	Aerospace Bloc	kset			1985														
	Audio Toolbox				肉														
	Cammunication	ntroner Blockset																	
	(F Contributedor	is roomalit		_	»														

Gambar 3. *Home > Library Browser* Simulink

Pada Gambar 3 menampilkan *Windows* pada Simulink, pada bagian *home* di laman *windows* terdapat pilihan *library browser*. *Library Browser* berisikan sekumpulan algortima-algoritma komputasi dasar termasuk di dalamnya gerbang logika. Untuk membangun gerbang logika dibutuhkan komponen berupa *Input* berupa bilangan Konstanta (*Constant*), gerbang logika sebagai pemroses, dan *Output* berupa *display* yang akan menunjukan hasil *output*. Komponen-komponen tersebut terdapat dalam *Library Browser*.

Untuk memperoleh blok gerbang logika di dalam *Library Browser* pilih *Commonly Used Bloks* kemudian pilih *Logical Operator* dan pilih gerbang yang akan digunakan seperti yang ditunjukan pada gambar 4. Untuk input dan output dapat diperoleh pada *Library Browser* kemudian pilih Simulink dilanjutkan dengan memilih input berupa *Constant* dan Output berupa *display* seperti yang ditunjukkan pada gambar 5 dan gambar 6.

Pada nilai Input pada blok *Constant* dapat diubah sesuai dengan nilai inputan yang digunakan, maka untuk mengubah nilai input dapat dilakukan dengan *double klik* pada blok *Constant* akan tampil *Block parameters: Constant* dilanjutkan dengan mengganti nilai *Constant Value* dengan nilai 1 atau 0, sesuai kondisi Input. Seperti yang ditunjukan pada gambar 7.

🍋 untitled1 * - Simulink tria	use								- 0 ×	
SIMULATION DE	BUG MODELING	FORMAT	APPS	BLOCK				C 🖥 🤊	ି 🔍 📲 କ 🕄 କ 💌	
New Brint B	ibrary rowser BRARY	Add Signal Viewer Table	• Stop 1 Norm	Time 10.0 nal •	Step Run Back • •	Step Stop Forward	Data Log Inspector Analy	ic Simulation vzer Manager	•	I.
Elbrary Browser	۰.	x 👳 👳 🚊 u	ntitled1						25	P
8 logical operator	· 4	🗧 🛞 🛅 untitled	1						-	t edd
Year 1	th: logic deventor locks found) → D→ D→ D→ D→ NNNO IIOR NOT									/ Inspector

Gambar 4. Tampilan Logical Operator Library Browser

* a u	ntitled1 * - Simulink trial use									-	0	×
S	IMULATION DEBUG	MODELING	FORMAT	APPS	CONSTANT				। । । ।	्र मु = (2 - 0	5
Nev	C Open ▼ W Save ▼ Print ▼ FILE UBRARY	Log J Signals V	Add Sign lewer Tabl	Stop 1	lime 10.0 al 💌 ist Restart	Step Run Back - SIMULATE	Step Stop Forward	Data Inspector REVI	Simulation Manager IEW RESULTS	-		14
NSE	Library Browser	⊛ ×	4 4 4	untitled1							-	Prop
Model	Ubany South Reults cost + Simulation - 20 (200 Biologinal - Simulation - 20 Constant - Constant - Constant - Discontinut - Discontinut	ant and			Constant							/ Inspector
	Constant Interedue Austral Constant Constant United Waveform		(188) (75) (20)			100%				Vari	iableStep	Auto
4	88"F Partly cloudy			🖬 🧿 🛙	🖕 🕑 🔇	. 🖬 📶	📹 💣 🔺		^ IND ⊕ 0	\$0 b 30/10	19.21	

Gambar 5. Tampilan Library Browser > Simulink > Constant



Gambar 6. Tampilan Library Browser > Simulink > Display

Nock	k Parameters: Constant	×						
Constar	nt							
Output the constant specified by the 'Constant value' parameter. If 'Constant value' is a vector and 'Interpret vector parameters as 1-D' is on, treat the constant value as a 1-D array. Otherwise, output a matrix with the same dimensions as the constant value.								
Main	Signal Attributes							
Constan	t value:							
0								
🔽 Inter	pret vector parameters as 1-D							
Sample	time:							
inf		:						
	OK Cancel Help Apply							

Gambar 7. Tampilan Block Parameters: Constant

Komponen-komponen yang digunakan tersebut dapat langsung di pilih atau dipindahkan ke halaman editor pada Simulink yang berada di sisi sebelah kanan windows dilanjutkan dengan menghubungkan tiap-tiap komponen mengikuti model yang akan dibangun.

D. Kombinasi 2 Gerbang Logika

Pada pengujian dengan menggunakan kombinasi 2 gerbang logika dilakukan dengan kombinasi gerbang OR dan NOT seperti ditunjukkan pada gambar 8. Dari gambar terdapat 2 input A dan B dengan C adalah output dari operasi gerbang OR dan D merupakan output dari operasi gerbang NOT,



Gambar 8. Rangkaian Kombinasi 2 Gerbang Logika

E. Kombinasi 3 Gerbang Logika

Pada pengujian dengan menggunakan kombinasi 3 gerbang logika dilakukan dengan kombinasi gerbang NOT, AND, dan XOR seperti ditunjukkan pada gambar 9. Dari gambar terdapat 3 input A, B, dan C, dengan output D yang merupakan hasil operasi gerbang NOT, E output dari operasi gerbang AND dan F output dari operasi gerbang XOR.



Gambar 9. Rangkaian Kombinasi 3 Gerbang Logika

III. HASIL DAN PEMBAHASAN

A. Pengujian Model gerbang Logika Pada Simulink

1. Gerbang Logika AND

Pada Simulink selanjutnya dibangun model gerbang logika AND, sehingga pada *Library Browser* dapat dipilih *Logical Operator* berupa gerbang logika AND, seperti yang ditunjukkan pada gambar 10. Dilanjutkan dengan melakukan uji coba dengan memberikan variasi input sesuai jumlah inputannya dalam hal ini input yang diberikan berjumlah 2 sehinggal diperoleh 4 variasi inputan.



Gambar 10. MATLAB SIMULINK – Model Gerbang Logika AND

Dengan Simulink diperoleh hasil keluaran dapat sesuai dengan teorama gerbang logika Dasar berupa gerbang AND dimana nilai output akan bernilai 1(*high*) dan output akan bernilai 0 (*low*) ketika salah satu atau kedua input bernilai 0 (*low*).

2. Gerbang Logika OR

Pada Simulink dilanjutkan dengan membangun model gerbang logika OR, sehingga pada *Library Browser* dapat dipilih *Logical Operator* berupa gerbang OR, seperti yang ditunjukkan pada gambar 11. Pada gerbang logika OR yang dibangun dengan Simulink diperoleh nilai output dapat sesuai dengan teorema gerbang logika OR, dimana Output akan bernilai 1 (*high*) jika salah satu inputan atau semua inputan bernilai 1 (*high*), dan outpun akan bernilai 0 (*low*) jika kedua inputan bernilai 0 (*low*).

untit	led1 * - Sin	nulink											Ŧ A -	- 0	×
SIN	ULATION	DEBUG	MODELING	FORMAT	APPS								• • •) - 0	
New	Open	- Library Browser	Log Signam	Acti Signa Voiver Table	* Stop T Norma	me 10.0	Step R Back - SMULATE	un Step Forward) Step	Data inspector	Simulation Manager	VIEW RESULTS			-
ler	Library Br	owser	۲	× 994	untitled1										3
Irow	Enter searc	h term	- 4- 11	🔡 🛛 🔁 untit	ed1									-	pen
~	 Simuli Contro Deep I Fixed-I Fixed-I Fixed-I HDL CI NVIDU Simuli 	nk I System Toolbo Learning Toolbox Point Designer Point Designer A jetson and NVI ents nk 3D Animation nk Coder nk Extras nk Support Pack nk Support Pack low	x IDL Support DIA DRIVE age for Ard age for Par age for Ras			1		•)-	•	1				arrives.
	 Statist 	ics and Machine	Learning												0
				888 121										1	
				»											

Gambar 11. MATLAB SIMULINK – Model Gerbang Logika OR

3. Gerbang Logika NOT

Pada Gerbang Logika NOT, karena berbeda dengan gerbang yang lainnya, maka pada pengujiannya digunakan l inputan, seperti yang ditunjukan pada gambar 12.



Gambar 12. MATLAB SIMULINK – Model Gerbang Logika NOT

Pada pengujian diperoleh hasil luaran sesuai teorema yaitu berupa nilai kebalikan, dimana ketika kondisi input bernilai 1 *(high)* maka output akan bernilai 0 *(low)* maka output akan bernilai 0 *(low)* maka output akan bernilai 1 *(high)*.

4. Gerbang Logika XOR

Gerbang logika XOR (Exclusive OR) mirip dengan gerbang logika OR, untuk membangun gerbang logika XOR pada *Library Browser* dapat dipilih *Logical Operator* berupa gerbang logika XOR, seperti yang ditunjukkan pada gambar 13.

Pada pengujian gerbang logika XOR dengan Simulink diperoleh hasil luaran sesuai teorema yaitu ketika semua input bernilai sama yaitu 1 (*high*) atau 1 (*high*), namun jika inputan memiliki nilai yang berbeda makan output akan bernilai 0 (*low*).



Gambar 13. MATLAB SIMULINK – Model Gerbang Logika XOR

B. Pengujian dengan Kombinasi Gerbang Logika

Kombinasi gerbang logika sering digunakan untuk membentuk fungsi logika yang lebih kompleks, dalam pengujian gerbang logika berkomunikasi dilakukan percobaan untuk menguji kombinas 2 gerbang dan 3 gerbang logika.

1. Kombinasi 2 Gerbang Logika Dasar

Kombinasi 2 gerbang logika dilakukan percobaan dengan kombinasi gerbang OR dan gerbang NOT dengan Simulink seperti yang ditunjukkan pada gambar 14. Pada 1 menunjukkan output pada gerbang OR (A.B) dan Output akhir pada gerbang NOT ($\overline{A.B}$). Dari gambar 14 terlihat setiap gerbang saling berhubungan, dimana *Constant* A dan B menjadi input gerbang OR, hasil output dari gerbang OR (A.B) menjadi input gerbang NOT dan hasil akhir ditunjukan pada luaran NOT ($\overline{A.B}$).



Gambar 14. Kombinasi 2 Gerbang Logika yaitu Gerbang OR dan NOT

Dari tabel diperoleh hasil output dengan pengujian menggunakan Simulink sesuai dengan teorema gerbang logika yang digunakan, dimana hasil luaran berupa input dari proses logika OR yang dihubungkan dengan gerbang NOT. Hasil operasi dengan menggunakan Simulink, kombinasi 2 gerbang logika dasar OR dan NOT, ditunjukkan dalam tabel kebenaran pada Tabel 2.

Table 2.	Table Truth	Kombinasi 2 Ger	bang
Α	В	$\mathbf{C} = \mathbf{A} \cdot \mathbf{B}$	$\mathbf{D} = \overline{\mathbf{A} \cdot \mathbf{B}}$
0	0	0	1
0	1	1	0
1	0	1	0
1	1	1	0

2. Kombinasi 3 Gerbang Logika Dasar

Pada kombinasi 3 Gerbang Logika dilakukan percobaan dengan kombinasi gerbang Not, gerbang AND dan gerbang XOR dengan Simulink seperti yang ditunjukkan pada gambar 15. Dari gambar 15 terlihat masingmasing gerbang saling terhubung, dimana *Constant* A menjadi inputan pada gerbang NOT dan hasil outputnya (\overline{A}) dan *Constan* B menjadi input pada gerbang AND, hasil XOR sebagai input berserta C, sehingga diperoleh putput akhir berupa luaran hasil proses dari gerbang XOR C XOR D). Tabel 2 menunjukan hasil output dari Simulink. Berdasarkan hasil pengujian dengan menggunakan Simulink, diperoleh hasil output sesuai dengan teorema gerbang logika dasar, dimana hasil output akhir berupa proses dari gerbang logika XOR.



Gambar 15. Kombinasi 3 Gerbang Logika yaitu Gerbang NOT, AND dan XOR

dari hasil operasi dengan kombinasi 3 gerbang logika diatas, diperoleh hasil operasi yang ditunjukkan dalam tabel kebenaran seperti yang ditunjukkan pada Tabel 3.

			0		
Α	В	С	$\mathbf{D} = \overline{\mathbf{A}}$	$\mathbf{E} = \mathbf{D} + \mathbf{B}$	$\mathbf{F} = \mathbf{C} \oplus \mathbf{E}$
0	0	0	1	0	0
0	0	1	1	0	1
0	1	0	1	1	1
0	1	1	1	1	0
1	0	0	0	0	0
1	0	1	0	0	1
1	1	0	0	0	0
1	1	1	0	0	1

Tabel 3. Table Truth Kombinasi 3 Gerbang

C. Analisa dan Pembahasan

Berdasarkan hasil Pengujian gerbang logika yang dilakukan dengan mengunakan Simulink terlihat hasil luaran sesuai dengan teorema masing-masing gerbang logika yang digunakan. Sehingga perangkaian dapat dilakukan dengan menggunakan Simulink pada MATLAB.

IV.KESIMPULAN DAN SARAN

1. Kesimpulan

Dari hasil pengujian gerbang logika dasar yang dilakukan menggunakan Simulink pada MATLAB menunjukkan hasil yang sesuau dengan teorema gerbang logika dasar hasil ini ditunjukkan dengan percobaan 1 gerbang logika berupa gerbang AND, OR, NOT dan XOR. Untuk pengujian yang lebih komplek digunakan kombinasi 2 dan 3 gerbang logika, diperoleh hasil output sesuai dengan teorema gerbang logika. Hal ini menunjukan bahwa rangkaian digital dapat dirancang dan dianalisa dengan menggunakan Simulink pada MATLAB

2. Saran

Dalam penelitian ini disarankan untuk dapat memahami teorema dasar mengenai gerbang logika dasar, sebelum melanjutkan ke simulasi yang lebih kompleks.

DAFTAR PUSTAKA

- Alhibarsyah, & Sari, Y. (2023). Simulasi Gerbang Logika menggunakan Aplikasi Eletronic Workbench (EWB). 11(1).
- Dalimunthe, A., Affandi, M., & Dodi Suryanto, E. (2021). Pengembangan Modul pratikum Teknik Digital Model ADDIE. *Jurnal TIK dalam Pendidikan*, 8(1), 17-22.
- Firmansyah, A. T., Gelen, V. D., Nugroho, A., & Ariwibowo, D. (2022). Simulasi Flip flop menggunakan MATLAB. SENTER, 20-25.
- Karris, S. T. (n.d.). *Digital Circuit Analysis and Design with Simulink Modeling and Introduction to CPLDs and FPGAs Second Edition*. Florida: Orchard Publications.
- Muchlas. (2020). Buku Ajar Teknik Digital Untuk Mahasiswa Teknik Elektro dan Program Studi Serumpun. In M. Dr. Muchlas, Buku Ajar Teknik Digital Untuk Mahasiswa Teknik Elektro dan Program Studi Serumpun (pp. 25-41). Yogyakarta: Universitas Ahmad Dahlan.
- Parinduri, I., & Hutagalung, S. N. (2018). Perangkaian Gerbang Logika dengan menggunakan Matlab (SIMULINK). JURTEKSI (Jurnal Teknologi dan Sistem Informas), 63-70.
- Peasley, E. (2018). An Introduction to Using Simulink. Oxfor: Department of Engineering Science, University of Oxford adapted and updated by Dr I. F. Mear Using MATLAB 2017b and MATLAB 2018b.
- Salahuddin, & Fadhli. (2022). Perancangan Sistem Digital. In S. S. Salahuddin, & S. Fadhli, *Buku Ajar Perancangan SIstem Digital* (p. 15). Lhokseumawe: Politeknik Negeri Lhokseumawe.